(3) Japanese Patent Application Laid-Open No. 1-197865 (1989) "System Controller"

The following is an extract relevant to the present application.

5

10

This invention relates to a system controller of an electronic computer system, and more particularly, it relates to a bus-use right.

When bus access from a module with a low priority is rejected, the time is measured so as to preferentially grant bus access to that module if that module is not awarded access for a predetermined time period or longer.

⑩ 日本 国 特 許 庁 (JP)

⑩特許出願公開

母公開特許公報(A) 平1-197865

@Int.CL.4

機別配号

庁内整理番号

❷公開 平成1年(1989)8月9日

G 06 F 13/26

320

C-8840-5B

審査請求 未請求 請求項の数 1 (全7頁)

❷発明の名称 システム制御装置

②特 顧 昭63-21333

信 宏

@出 顧 昭63(1988) 2月2日

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

勿出 願 人 冲電気工業株式会社 東京都港区虎ノ門1-丁目7番12号

弁理士 鈴木 敏明 四代 理 人

1. 発明の名称

システム制御装置

2. 特許請求の範囲

1. パスラインに複数のモジュールとともに扱 使し、それらのモジュールからのペス使用要求信 号に対し、パス優先創御を行うパスアービタが低 先順位を割付けして上配モジュールにベス使用許 可信号を送出するシステム制御袋量にかいて、

上記パス使用要求信号を入力し、優先順位の高 いものから後先展位を割付けして出力する優先正 原位割付部と、

上記ペス使用要求信号を入力し、その信号体に、 その使用要求信号を発してからの時間と予め決め てセットした上記モジュールに対するメイマ族と を比較してその資者が等しくなったときにメイム アット信号を出力する時間敷視部と、

上記タイムアウト信号に対応したペス使用要求 信号を優先させ、そのりを仮先順位の低いものか ら役先原位を割付けして出力する優先进原位割付 数と、

上記優先正原位割付部と上記優先遊原位割付部 との出力を入力し、優先遊順位割付部からの入力 能を上記タイムアクト信号に載づきペス使用許可 信号として送出する選択部とを上記パスナービタ に備えたことを特徴とするシステム制御袋便。

2. 発明の詳細な説明

(産業上の利用分野)

との発明は、電子計算機システムのシステム制 御袋者について、特にベス使用権に関するもので

(従来の技術)

従来、パスラインに複数のモジュールとともに 袋袋し。それらのモジュールからのパス使用要求 信号に対し、ペス優先観報を行うシステム創御袋 低は低々関係されてきている。

第7四は、従来技術のシステム制御装置を示す プロック図であり、システム制御装配10比シス ナムの収視やパスの制御をある。パスアービス 20はシステム副御袋盛10に内置され単一のシ

符間平1-197865 (2)

ステムペス10の使用許可制御を行い、モジュールコの-1,30-2,30-3は中央処理設置や主記憶設置あるいはテャネル設置などであり、システムを構成しシステムパス10に接続されている。モジュールは本図のように3つに限ったものではなく、システムによりその数は様々である。

第7回において、モジュール30-1,30-2,30-3がパス40を使用する場合、まずパスアービタ20に対してパス使用要求を行う。モジュール30-1,30-3は、パスアービタ20からパス使用許可が出された所で、始めてパス40を使用することが出来る。こうすることによって、複数モジュールによるパスの競合動作を勧御している。

第8図は、この制御被濫のパス使用要求信号 (BREQ),およびパス使用許可信号(BGNT) の詳細を説明するプロック図であり、パスアーピ メよっではこれらパス使用要求に優先順位を付け て創御しており、本例では、若番のモジュールほ ど優先順位が高くなっているものとして話を進め 大に作用について第8回に従って説明する。 第9回は従来技術によるタイムチャートであり、 時式で、でモジュール80~1とモジュール30 ~2から、同時にペス使用要求信号BREQ1 。 BREQ。が出されている。

パスアービタ20はます、優先原位の高いモジュール 30-1に対してパス使用許可信号 BGNT,を送出する。

モジュール 3 0 - 1 では、パス使用許可信号 BGNT!を受けて、システムパス 4 0 にアータを送出し、目的とする相手モジュールとデータ転送を行う。モジュール 3 0 - 1 は、時刻 T。 でパス 使用許可信号 BGNT! が出されると、時刻 T。 でパス使用要求信号 BREQ! をオフにするので、このときのパス使用要求は、モジュール 3 0 - 2 からのパス使用要求信号 BREQ! が残っている。

この間、ペス使用要求が保留されたモジュール 30-3K対しては、時刻す。 でパス使用許可信 号 B G N T 2 が出される。ここでモジュール 30-2

は、モジュールすり-1と同様にしてアーク伝送 を行うととができる。

時刻で、でモジュール30~3はペス使用要求 信号BBEQ。をオフにし、時刻で、でパスアービ タ30はパス使用許可信号BGNで、をオフにする。

もっと多くのモシュールからのパス使用要求が 同時に発生した場合でも、パスアービタスのは上 記と同様な手順にて、若番のモジュールから順に パス使用許可を与えていく。

(発明が解決しようとする課題)

しかしながら、従来の方法では、ベス使用優先 順位の高いモジュールが選続してバス使用要求を 出した場合、バス使用優先順位の低いほうのモジ ュールはいつになってもバス使用許可が取れず、 水送に待たされるという問題点があった。

第10回は3つ以上のモジュールがある場合の パス使用板のタイムチャートであり、上配問題点 を説明する図面である。第10図にかいて、3つ のモジュール・1,・3,・3が同時にパス使用 投水信号BREQ: , BREQ: , BREQ: を出し、 且つ、同各モシュールのパス使用要求信号が连続して発生する場合、1サイクルおきにモシュール・1とモジュール・2へのパス使用許可信号 BGNT: ,BGNT: が連続し、モジュール・3へ はいつになってもパス使用許可信号BGNT: が出 されず、データ転送ができない状態が続く。

たとえば、このモジュール・3が磁気ディスク 装置や、通信回線制御装置などの場合には、リー ドアータや受信データにオーバランが発生し、リー ド動作のリトライや通信データの再送等のため に、システムの処理性能が著しく低下することに なりかねない。

(課題を解決するための手段)

本発明は上記問題点を解決するためにベスラインに複数のモジュールとともに接続し、それらのモジュールからのバス使用要求信号に対し、バス低先卸を行うパスアービタが優先駆位を如付けして上記モジュールにバス使用許可信号を送出するシステム制御益配において、バス使用要求信号を入力し、優先順位の高いものから優先順位を報

特别平1~197865(3)

(作用)

本発明によれば、以上のようにシステム制御装設を構成したので。タイムアウトは号がないときは選択部が優先正順位割付部の出力をパス使用許可信号として送出し、タイムアウト信号があるときは忍択部が優先逆顧位割付部の出力をパス使用許可信号として送出する。

··· BREQn が同時に入力した場合。常に優先厭位 を若番原である正原位に割付けして出力Bi, B. , ... B. を送出する。メイマ監視回路 2 0 0 社館2四に示すようにパス使用要求信号BREQ: . BREQ: , ... BREQ n 化対する函路 200-1, 200-2, …200-1と回路200-1,200-2, ... 200-n からの出力の論理和をとるOR回路 600とからなる。回路200-1はレジスタ201 - 1 , カウンタ 2 0 2 ~ 1 , フリップフロップ 203 - 1 , AND回路 204-1からなり、回路 200-2。 … 200-n もそれぞれ同様の回路部品からなるの で四路200-1 化てメイマ監視回路200 配明 をする。レジスタ201-1は図示せぬ制御部より 任意の催化設定でき、その制御部からプリセット テータPDとセット信号 CTSETとを受けるとプリ セットアータPDを受け入れ保持すると同時にカ ウンタ 202-1の入力帽子 D に送出する。カウン タ 202-1 はロード烙子LD及びイネーナル端子 Eが「O「のとき入力増子Dの状態をプリセット カウント値として内部にセットする。又、ロード

(疾放例)

本発明の一典権例について図面を参照しながら 証明する。

なお、各図面に共通を要要には何一符号を付す。 第1図は本発明の実施例を示すプロック図でも り、第2回は第1回のメイマ監視国路の詳細図で あり、第3回は終1回の仮先正原位割付回站の辞 柳図であり、第4図は第1図の仮先遊順位割付回 路の幹細図であり、第5回は第1回のセレクタ回 路の詳細図である。第1図にかいて、パス使用祭 水信号 BREQ, , BREQ, , -- BREQ n 及びパス 使用許可信号BGNT: , BGNT: , -- BGNTn は それぞれ第8図に示したパス使用要求信号、パス 使用許可信号に相当する。ペス使用要求信号 BREQ, , BREQ, , ... BREQ。 は時間監視部と してのタイマ監視回路200と役先正顧位割付部 としての優先正順位割付回路300とに入力され る。 仮先正原位割付回路 3 0 0 は第3 図に示すよ うに AND回路 300-1 , 300-2 , ... 300-n か らなり、ペス使用要求信号BREQ: , BREQ: ,

端子LD及びイネーナル帽子Eが"1"のとき、図 示せぬ制御部からのクロック入力増子CKへのク ロックパルスの立ち上り佐に計数する。カウンメ 202-10キャリー出力菓子CYからフリップフ ロップ 303-1のセット 塡子 8 に *1 * が入力され ると、出力端子Qを"1"にセットするとともにり セット婦子Rに依述するリセット借号が入力され るまで保持し続ける。 AND回路 204-1 はパス使 用要求信号 BREQ。とフリップフロップ 203-1 からの出力の反転値との胎理様をとって、その出 力値をカウンメ202-10ロード囃子LDとイネ ープルペ子Eとに出力する。回路 200-1, 200 ~ * , ~ * 00~x からの出力はメイムアット信号 Aı,Aı, ··· An として優先逆順位割付団路 4 0 0 へ出力される。又、タイムアウト信号 4 3 。 A z , … An はOR屈路 6 0 0 で輪環和をとった のち後述するセレクタ回路へ入力選択信号XCHと して出力される。優先逆原位割付部としての優先 逆原位割付回路 4 0 o は第 4 図に示すように AND 回路 400-1, …… 400-(n-2), 400-(n-1)

特開平1-197865(4)

からなり、メイムアクト信号 A 1 1 A a-1, A。が同時に入力した場合は、常に優先順位を若 香原の遊である逆原位に割付けして出力 C : , … Cn-1, Cn-1, Cnを出力する。 選択部としてのセ レクタ回路 6 0 0 は第 5 図に示すように AND 回路 500-B1 , 500-B1 ; ... 500-Bn , 500-C, , 500-C, ... 500-Cn とOR回路501-1,501-2,…501-1とインパータ回路502 とからなる。 AND回路 500-B: , 500-B: , -- 500-Ba は優先正原位割付回路300からの 出力 B 1 , B 2 , … B 2 と前述した入力 超択 信号 XCHをインパータ国路 5 0 2 で反転させた出力と の論理税をとって出力し、AND国路 600-C1 , 500-C: , ... 500-Cn は優先遊順位割付認路 400からの出力 Cg , Cg , ··· Cg と入力選択 信号XCHとの助理療をとって出力する。OR国路 501-1 は AND回路 500-B, 及び 500-C, の **ね返和をとり、0 R 回路 5 0 2 − 2 は AND 画路 600** - B, 及び 500-C, からの出力信号の論理和を とり、以下同様にして鋭き及後のOR回路501~a は AND回路 500-Bn 及び 500-Cn の論理和を とってそれぞれペス使用許可信号 BGNTi, BGNTi…… BGNTn として出力する。又、ペス 使用許可信号 BGNTi, BGNTi…… BGNTn は タイマ監視回路 200ヘリセット信号として出力 される。

·BREQ。が送出しているにもかかわらず、役先原 位の高いバス使用要求信号BREQ、に対して時刻 T。でパス使用許可信号BGNT、が送出される。 このように、モジュール30~1及び30~2が 連続してベス使用要求信号BREQ, , BREQ, を 出し続けるので、ペス使用許可信号BGNTi。 BGNT: はモジュール30-1及び30-2に限 に送出されていく。他方第1図に示したタイマ監 祝回路よりのでは、との間出力され続けているモ ジュール 3 0 - 3 からのパス使用要求信号 BREQ: の送出されてからの時間を計数している。 第2図 に示したパス使用要求信号 BREQ, に対する国路 200-1をペス使用要求信号BREQ。に対する回 路200-3として説明する。フリップフロップ 208-3の初期状態はリセットされており、出力 端子Qからのメイムブウト信号A。は"O"である。 との状態でAND回路204-3の入力質にはタイム アウト信号 *0 *の反転値 *1 *とペス使用要求信号 BREQ, "O"とが入力されているので出力質には *0 * が出力されている。との結果、カウンタ 202-

3 はレジスタ 2 0 1 - 2 からプリセットテータ P D をセットした状態になっている。時刻で』でペス 使用要求信号BREQ。は"1"となるのでAND回路 204-2 の出力例は"1"となり、ロード端子LD 及びイネーナル娘子をに"1"が入力されて図示せ **ぬ制御部からのクロックパルスに同期して計数を** 開始する。時刻で、でキャリー出力増子CYから *1*を出力すると、 フリップフロップ 208-8は セット娘子8が"1"となり、次いで出力娘子Qが ●1 ″ に保持されて、タイマ監視回路200からタ イムアウト信号 A。= *1 *として優先逆順位割付 回路400へ出力される。同時にOR回路600 の出力側からの入力選択信号 XCHは"1"となる。 優先逆展位割付回路(00ではタイムアウト信号 A。 を最優先として出力傷から出力信号 Ca=*1* を送出する。セレクタ四路500は入力超択信号 XCH= *1 * とインパータ回路 5 0 2 とによって入 力鋼を優先逆順位割付回路400からの出力を有 効として選択する。従って出力信号で、を愛領先 としてパスアービタ80は時刻で。でパス使用幹

特別平1-197865(5)

可信号BCNT。をモジュール30-3へ送出する。
パス使用許可信号BNT。が送出されると時期
Tでフリップフロップ303-3はリセットされ出する。同時にセレクタ四路
500への入力選択信号XCHも 0°となり、セレクタ回路 500はインパータ回路 502を介地して
を完正版位割付回路 300からの出力を有効として
て入力する。従って次は時刻で、とてでとのに
パス使用要求信号BREQ。を出していたモジニール30-1へパス使用許可信号BGNT。が送出される。

(発明の効果)

以上幹部に説明したように本発明によれば複数のモジュールからのパス使用要求信号に対し、パス 使先側を行うパステービタが優先厭位を割付けしてパス使用許可信号を送出するシステム 制物 接世にかいて、低ペス使用仮先厭位のモジュール に対しても、一定時間以上パス使用権が獲得 の
たいス使用許可を与えるようにしたので、低位の


モジュールドかいても効率の良いナータ転送が可能であり、オーバランなどのデータ転送即客を防止するととができる。

また、使用要求の監視時間をモジュール低に設定出来るため、システムの構成や、各モジュールの転送能力に応じて最適化することができ、各モジュールの性能を最大限に引き出したシステム構築をすることが可能である。


4. 図面の簡単な説明

第1図は本発明の実施例を示すプロック図、第2図はタイマ整視図路の幹細図、第3図は低先正順位卸付図路の幹細図、第4図は優先遊順位初付四路の詳細図、第5図はセレクタ回路の詳細図、第5図はセレクタ回路の詳細図、第6図は本実施例の回路動作を現わすタイムティート、第7図は従来技術のシステム制御を及び許可信号の詳細を示すプロック図、第8図はパス使用の要求及び許可信号の詳細を示すプロック図、第9図は従来技術によるタイムティート、第10図は3つ以上のモジュールがある場合のパス使用権のタイムティートである。


10…システム制御装置、20…ペスアービタ、30~1,30~2,……30~3…モジュール、200…タイマ監視回路、300…優先正順位割付回路、400…優先逆順位割付回路、500…セレクタ回路。



特許出顧人 神電気工業株式会社 代理人 给 木 敏 男




特別平1-197865(6)



優先进順位朝付回路の詳細図


第4 図




本实施例 9 回路動作を現りてダイムティート

第6図


特闘平1-197865(7)



世紀女性のシステム制御を置き示すプロック 図 第7図



パス使用の母系なが好可信号の詳細を示すプロック図 第8 図



-429-